3D D램·초고층 낸드까지…'하이브리드 본딩' 역할 커진다

[이데일리 김응열 기자] ‘하이브리드 본딩’ 기술의 중요성이 점점 커지고 있다. 6세대 고대역폭메모리(HBM)인 HBM4 외에 3D D램과 초고층 낸드플래시까지 하이브리드 본딩을 도입할 것으로 점쳐진다. 범용 메모리로 하이브리드 본딩 필요성이 확산하는 만큼 기술 확보에 속도를 내야 한다는 제언이 나온다.

하이브리드 본딩 방식 설명. (사진=SK하이닉스)

26일 업계에 따르면 삼성전자(005930)와 SK하이닉스(000660)는 하이브리드 본딩을 HBM4 외에 3D D램과 초고층 낸드에 도입하는 방안을 검토 중이다.

하이브리드 본딩은 반도체 집적도를 극대화하기 위해 고안된 패키징 방식이다. 통상 반도체를 쌓을 때 각 칩 사이에 ‘범프’라는 미세 부품을 넣어 칩을 연결하는데, 하이브리드 본딩은 이러한 범프 없이도 칩을 이어붙이는 방식이다. 칩에 금속과 절연체를 채워 넣은 뒤 금속은 금속끼리, 절연체는 절연체끼리 결합시킨다. 범프 없이 칩을 바로 붙이는 만큼 반도체 전체 두께를 줄일 수 있는데다 데이터 처리 속도를 높이고 발열을 줄이는데 유리하다.

패키징 방식 중 하나인 하이브리드 본딩은 인공지능(AI) 효과로 HBM이 뜨면서 덩달아 급부상했다. 차세대 HBM4 중 16단 제품은 하이브리드 본딩을 도입할 가능성이 크기 때문이다.

그런데 하이브리드 본딩은 HBM만을 위한 기술이 아니다. 범용 메모리 역시 적용을 준비 중이다. 적층 경쟁이 이어지는 낸드가 대표적이다. 현재 낸드 시장 주류는 200단대이지만 내년 하반기 삼성전자를 시작으로 400단대가 나올 전망이다.

업계에선 400단 이상 낸드에 하이브리드 본딩 적용이 불가피할 것으로 보고 있다. 낸드는 데이터를 기록하는 공간인 셀을 여러 층으로 쌓으면서 적층하는데, 이때 셀 구동 회로영역인 페리페럴(페리) 위에 셀을 쌓는다. 한 장의 웨이퍼 안에서 셀과 페리를 쌓는 방식이다. 그러나 셀을 높이 쌓는 과정에서 열과 압력에 의해 페리가 손상될 위험이 커졌다.

하이브리드 본딩을 적용하면 셀과 페리를 서로 다른 웨이퍼에서 구현한 뒤 두 장의 웨이퍼를 붙이는 식으로 셀을 적층한다. 셀을 먼저 쌓은 뒤 페리를 나중에 붙여 페리 손상 위험을 줄이는 것이다.

이미 중국 메모리기업 YMTC는 ‘엑스태킹’이란 이름으로 하이브리드 본딩을 자사 낸드 제조에 활용하고 있다. SK하이닉스는 400단대 낸드 구현에 이를 도입할 계획인 것으로 알려졌다.

차세대 D램으로 불리는 3D D램 역시 하이브리드 본딩을 통해 만들어질 전망이다. 3D D램은 D램의 미세화 한계를 극복하기 위해 연구 중인 기술이다. 수평으로 쌓던 D램 셀을 낸드처럼 수직으로 적층하는 콘셉트다. 3D D램은 페리와 셀 웨이퍼를 따로 만든 뒤 하나로 붙이는 방식이 적용될 것으로 관측된다.

업계 관계자는 “하이브리드 본딩은 원래부터 고안돼 있던 패키징 기술”이라며 “HBM뿐 아니라 차세대 메모리를 선점하기 위해서도 기술 확보에 속도를 낼 필요가 있다”고 말했다.