테라급 반도체 논리회로 개발

[이데일리 좌동욱기자] 소비전력을 크게 줄인 반면 집적도를 획기적으로 높인 테라비트급 반도체 논리회로의 핵심기술을 국내 연구진이 개발했다.

충북대 최중범 교수 연구팀은 16일 자체 개발한 10나노미터(nm)급 실리콘 단전자 소자(SET) 제작기술을 기반으로 세계 처음으로 웨이퍼(실리콘 판) 상에 '낸드(NAND)와 노어(NOR) 논리회로'를 집적하는 데 성공했다고 밝혔다.

이번에 개발된 단전자 낸드·노어회로는 한 개의 회로에 0, 1, 2, 3 이라는 4개 입력값으로 연산과 4가지의 기본 논리를 수행할 수 있어 집적도를 크게 높일 수 있다고 최 교수는 설명했다. 기존의 CMOS(상보형 금속 산화막 반도체) 회로는 0 또는 1이라는 입력값에 의해 연산이 가능하고 4가지 기본논리를 수행하기 위해서는 별도의 회로를 필요로 했다.

특히 10nm 이하의 테라급 집적회로에 기존의 CMOS를 이용하면 높은 소비전력으로 인해 동작회로의 온도가 태양의 표면 온도까지 오르는 문제가 있었다. 하지만 이번에 개발된 로직 회로는 소비전력을 획기적으로 줄여 기존 CMOS 회로의 한계를 극복할 수 있다고 연구팀은 설명했다.

연구팀은 이번 기술과 관련해 국내특허 6건, 국제특허 1건을 출원했다고 덧붙였다.

이 기술은 메모리와 결합한 '시스템 온 칩(System On Chip)' 등 차세대 반도체에 적용할 수 있어 다기능 초저전력 중앙처리장치(CPU)나 모바일 통신기기 등 새로운 반도체 시장을 창출할 것으로 기대되고 있다.

최 교수는 "이번 연구성과를 통해 우리나라는 그동안 일본 NTT가 주도해온 SET 기술을 추월할 수 있게 됐다"며 "나노소자 회로 핵심 원천기술을 확보함으로써 2010년 이후 차세대 테라급 디지털 전자공학에서 세계를 리드할 수 있는 기반이 마련됐다"고 말했다.

이번 연구성과는 지난 7월 오스트리아 빈에서 열린 국제반도체물리학술대회, 9월 일본 요코하마에서 열린 국제고체나노소자학술대회에서 소개돼 주목을 받은 바 있다.