"TSMC 휘청일 수도"…삼성, 기술력 앞세워 '왕좌' 탈환 시동

[이데일리 김응열 기자] “차세대 기술 노드 개발이 예상보다 더 어려울 경우 TSMC도 비틀거릴 수 있다.”

미국 터프츠대학교의 대표적 경제사학자 크리스 밀러 교수는 24일(현지시간) 영국 파이낸셜타임스와 인터뷰에서 대만 TSMC의 3나노미터(㎚·1㎚는 10억분의 1m) 양산 연기와 관련해 “차세대 기술 개발 전환이 더 어려워지면서 어느 기업이든 휘청일 수 있다”며 “TSMC도 시장에서의 우위가 줄어들 수 있다”고 말했다. 밀러 교수는 저서 ‘칩 전쟁: 세계에서 가장 중요한 기술을 위한 투쟁’(Chip War: Fight for the World‘s Most Critical Technology)의 저자로 잘 알려진 인물이다.

글로벌 파운드리(반도체 위탁생산) 분야 1위인 TSMC는 올해 3분기 27조원가량의 매출을 써내며 삼성전자(005930)를 따돌리고 반도체 ‘왕좌’의 자리에 올랐다. 그러나 최근 업계 안팎에선 TSMC가 삼성전자에 다시 1위 자리를 내줄 것이란 예측이 고개를 들고 있다. TSMC의 3나노미터(nm) 파운드리 양산이 올해 말로 미뤄지면서다. 당초 지난 7월 3나노 양산에 나설 계획이었던 TSMC는 9월로 한 차례 미룬 후 또다시 양산 계획을 조정했다. TSMC 측은 “3나노 반도체는 4분기 후반에 양산될 예정”이라며 “장비 배송에 문제가 생겨 공급이 수요를 못 따라가는 상황으로 내년에 완전 가동할 것”이라고 설명했다.

이를 두고 업계에선 TSMC가 3나노 공정에 어려움을 겪는 것으로 보고 있다. 구체적인 이유는 공개되지 않았으나, 업계 안팎에서는 수율 문제를 주된 이유로 꼽는다. 3나노 공정은 이전 세대인 5나노보다 집적소자 밀도가 50% 증가해, 더 많은 비용과 높은 공정 기술 난이도가 요구되기 때문이다.

반면 삼성전자는 지난 6월 세계 최초로 GAA(Gate-All-Around) 기술이 적용된 3나노 파운드리 공정 기반의 초도 양산 계획을 공식 발표했고, 그 다음달에는 제품 출하식을 열었다. GAA는 반도체를 이루는 구성요소인 트랜지스터에서 전류가 흐르는 채널과 이를 제어하는 게이트가 4면에서 맞닿게 하는 기술이다. TSMC가 2나노 양산 전까지 유지하기로 한 핀펫(FinFET) 방식보다 누설전류를 줄이고 트랜지스터 성능을 높이는 방식이다.

경계현 삼성전자 DS부문장 대표이사가 지난 7월 경기도 화성시 삼성전자 화성캠퍼스에서 열린 ‘세계 최초 GAA 기반 3나노 양산 출하식’에서 격려사를 하고 있다. (사진=뉴시스)

현재 기술력으로는 삼성전자가 TSMC보다 앞섰지만 고객사 확보 문제로 삼성전자의 파운드리 점유율은 TSMC보다 뒤쳐진 상태다. 대만 시장조사업체 트렌드포스에 따르면 파운드리 시장 점유율은 지난 2분기 기준 TSMC가 53.4%로 세계 1위다. 삼성전자는 16.3%로 2위이지만 아직 격차가 크다.

그러나 TSMC가 3나노 양산 계획을 미루면서 삼성전자가 차세대 반도체를 원하는 고객사를 TSMC보다 먼저 확보할 기회가 생겼다는 게 업계 평가다. 주문을 받아 제품을 생산하는 파운드리 사업은 고객사 확보가 기업 경쟁력과 점유율 확대로 이어진다.

삼성전자는 올해 3나노 양산에 이어 내년 하반기 3나노 2세대 공정 양산에도 착수할 계획이다. 경계현 삼성전자 DS부문장 겸 대표이사 사장은 지난달 평택캠퍼스에서 “고객들이 2세대에 관심이 높다”며 “3나노를 적극 개발하고 4나노, 5나노 제품도 성능과 비용을 개선하면 내년말 파운드리 사업부의 모습이 지금과는 확실히 달라져 있을 것”이라고 말했다.